日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月19日

出願番号 Application Number:

特願2003-041354

[ST. 10/C]:

[J P 2 0 0 3 - 0 4 1 3 5 4]

出 願 人

Applicant(s):

株式会社デンソー

,

2003年12月 11

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 P000013792

【提出日】 平成15年 2月19日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G01R 19/165

【発明の名称】 組電池の電圧検出装置

【請求項の数】 5

【発明者】

【住所又は居所】 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

【氏名】 藤田 浩

【発明者】

【住所又は居所】 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

【氏名】 鬼頭 勇二

【特許出願人】

【識別番号】 000004260

【氏名又は名称】 株式会社デンソー

【代理人】

【識別番号】 100081776

【弁理士】

【氏名又は名称】 大川 宏

【電話番号】 (052)583-9720

【手数料の表示】

【予納台帳番号】 009438

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

ページ: 2/E

【プルーフの要否】 要

【書類名】明細書

【発明の名称】組電池の電圧検出装置

【特許請求の範囲】

【請求項1】

入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、入力するスイッチング制御信号により動作タイミングを制御されて、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を時間順次に検出するマルチプレクサ型のフライングキャパシタ式電圧検出回路、

入力する起動信号により動作タイミングを制御されて、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をサンプルホールドしてA/D変換し、出力結果としてのデジタル電圧信号を次のデジタル電圧信号を得るまでホールドする同期制御型のA/Dコンバータ、および、

入力する転送指令信号により動作タイミングを制御されて、前記A/Dコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラ、

を備え

前記電池コントローラは、

前記スイッチング制御信号、起動信号及び転送指令信号すべての生起タイミングを共通の時間軸上に設定されたタイミングテーブルを有し、

前記タイミングテーブルにより規定されるタイミングにて前記タイミングテーブルに記憶された順番にて前記スイッチング制御信号、起動信号及び転送指令信号を前記フライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラに出力することにより、前記フライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラをタイミング制御することを特徴とする組電池の電圧検出装置。

【請求項2】

請求項1記載の組電池の電圧検出装置において、

前記電池コントローラは、

前記スイッチング制御信号の生起タイミングが前記起動信号又は転送指令信号の生起タイミングと同一乃至重複するタイミングにて前記タイミングテーブルに規定されている場合、前記フライングキャパシタ式電圧検出回路への前記スイッチング制御信号の出力をもっとも優先することを特徴とする組電池の電圧検出装置。

【請求項3】

請求項1記載の組電池の電圧検出装置において、

前記タイミングテーブルは、

前記A/Dコンバータの電圧読み込みタイミングが、前記フライングキャパシ タ式電圧検出回路のスイッチングタイミングや、前記電池コントローラのデータ 格納のためのスイッチングタイミングを含まないように、前記起動信号のタイミ ングを設定することを特徴とする組電池の電圧検出装置。

【請求項4】

請求項1記載の組電池の電圧検出装置において、

前記タイミングテーブルは、それぞれ共通の時間軸上に設定された前記スイッチング制御信号のタイミング指定のための小テーブルと、前記起動信号及び転送指令信号のタイミング指定のための小テーブルとを有し、

前記電池コントローラは、

前記スイッチング制御信号のための小テーブルを他の小テーブルよりも短い時間間隔にて参照することを特徴とする組電池の電圧検出装置。

【請求項5】

入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有すると ともに、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の 多数の電池モジュールの電圧を検出するフライングキャパシタ式電圧検出回路、

前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をA/D変換するA/Dコンバータ、および、

前記A/Dコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラ

を備える組電池の電圧検出装置において、

前記電池コントローラは、

前記各電池モジュールの電圧検出順序を規定する読み出し順序記憶テーブルを 有し、

前回に検出した前記各モジュール電圧の大きさに従って前記電池モジュールの ナンバーを前記読み出し順序記憶テーブルに書き込み、

次回の各モジュール電圧の読み出しに際して、前記読み出し順序記憶テーブルの記憶順序に従って前記各モジュール電圧を読み出すように前記フライングキャパシタ式電圧検出回路の入力用マルチプレクサを制御することを特徴とする組電池の電圧検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はフライングキャパシタ式電池電圧検出装置に関する。

 $[0\ 0\ 0\ 2]$

【従来の技術および発明が解決しようとする課題】

1乃至直列接続された複数の単電池からなる多数の電池モジュールを直列して 構成した組み電池の電圧検出装置として、フライングキャパシタ式電圧検出回路 が知られている。このフライングキャパシタ式電圧検出回路では、入力側サンプ リングスイッチをオンして電圧源の電圧をフライングキャパシタにサンプルホー ルドする電圧読み込み動作と、入力側サンプリングスイッチをオフした後で出力 側サンプリングスイッチをオンしてフライングキャパシタの蓄電電圧を差動増幅 回路の一対の入力端間に印加する電圧読み出し動作とによりなされる。

[0003]

現今では、検出された組み電池のモジュール電圧のその後の演算処理には、たとえばマイコンなどを用いてのデジタル信号処理が通常であり、差動増幅回路が出力するアナログ出力電圧をA/DコンバータによりA/D変換してマイコン構成の電池コントローラに読み込む動作を更に時間順次に行う必要がある。つまり、フライングキャパシタ式電圧検出回路を用いたモジュール電圧検出においては

、上記したように、電圧読み込み動作、電圧読み出し動作、A/D変換動作およびデジタル電圧信号をマイコンのデータメモリへ転送するデータ転送動作を各電池モジュールごとに実施する必要がある。

[0004]

なお、ここで言うA/D変換動作とは、指令されたサンプルホールドタイミングで差動増幅回路のアナログ出力電圧をサンプルホールドして、サンプルホールド後、A/D変換を実施し、生成されたデジタル電圧信号を次のデジタル電圧信号が生成されるまでホールドする動作を言い、データ転送動作とは、A/Dコンバータの出力部にホールドされたデジタル電圧信号をマイコンの入力ポートに読み込み、更に、マイコンの所定の記憶領域に書き込む動作を言い、A/Dコンバータは差動増幅回路が出力するモジュール電圧を次々にA/D変換する必要があり、マイコンは、A/Dコンバータの出力部に書き換えられるデジタル電圧信号を次々にその記憶領域に書き込んでいくことが必要となる。

[0005]

しかしながら、ハイブリッド自動車や電気自動車、燃料電池車などでは、組み電池が数百の単電池を直列接続して構成されるために、組み電池は数十乃至数百の電池モジュールに分割される結果、組電池全体の電圧検出を一回行うために、各電池モジュールごとに上記した電圧読み込み動作、電圧読み出し動作、A/D変換動作およびマイコンのデータメモリへのデータ転送動作を適切なタイミングで実施する必要がある。

[0006]

なお、各電池モジュールのモジュール電圧検出動作を並列に実施すれば処理時間を延長できるが回路規模の実現困難な増大を招くために現実的ではなく、通常ではフライングキャパシタ式電圧検出回路の入力側サンプリングスイッチをマルチプレクサにより構成して、数十、数百といった多数のモジュール電圧を一乃至少数のフライングキャパシタに時間順時に読み込むのが通常である。

[0007]

けれども、このように入力側サンプリングスイッチをマルチプレクサに変更すると、上記した電圧読み込み動作がマルチプレクサのスイッチング制御のために

複雑化してしまうために、ただでさえ複雑な組電池の電圧検出装置の各部の時間順時制御が一層複雑となってしまう。更に、ひとつのモジュール電圧を処理するために割り当て可能な時間が大幅に短くなってしまい、その結果として本質的にCR充電動作である電圧読み込み動作に対する割り当て時間が減って、フライングキャパシタの充電が飽和せず、高精度の電圧読み込み動作が難しくなる。また、マイコンの演算負荷も大きくなるうえ、複雑高速な各部スイッチング制御に混入するノイズの影響などによりタイミングが崩れて誤検出が生じる可能性も大きくなった。

[0008]

この問題を改善するために、特許文献1は、各モジュール電圧をマルチプレクサを通じて複数のフライングキャパシタに並列読み込みする方式を提案するが、フライングキャパシタ数を増やしてA/Dコンバータを増加しなければ、電圧読み出し動作に用いる出力側サンプリングスイッチもマルチプレクサとしなければならず、回路系のスイッチング制御すなわちタイミング制御は簡単とはならず、A/D変換動作や格納処理などの演算負荷は依然として大きいままであるので、スイッチング制御のためのタイミングのばらつきやA/D動作のタイミングずれなどの影響を低減するために、タイミング制御の負担がきわめて大きくなった。

[0009]

本発明は上記問題点に鑑みなされたものであり、回路構成の複雑化を抑止しつつ、計測精度の向上が可能なフライングキャパシタ式電圧検出装置を提供することをその目的としている。

 $[0\ 0\ 1\ 0]$

【特許文献 1】特開2002-156392号公報

[0011]

【課題を解決するための手段】

第一発明の組電池の電圧検出装置は、入力用のマルチプレクサと出力用の出力 側サンプリングスイッチとを有するとともに、入力するスイッチング制御信号に より動作タイミングを制御されて、電圧読み込み動作と電圧読み出し動作とを時 間順時に行って組み電池の多数の電池モジュールの電圧を時間順次に検出するマ ルチプレクサ型のフライングキャパシタ式電圧検出回路、入力する起動信号により動作タイミングを制御されて、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をサンプルホールドしてA/D変換し、出力結果としてのデジタル電圧信号を次のデジタル電圧信号を得るまでホールドする同期制御型のA/Dコンバータ、および、入力する転送指令信号により動作タイミングを制御されて、前記A/Dコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラを備える組電池の電圧検出装置において、

前記電池コントローラは、前記スイッチング制御信号、起動信号及び転送指令信号すべての生起タイミングを共通の時間軸上に設定されたタイミングテーブルを有し、前記タイミングテーブルにより規定されるタイミングにて前記タイミングテーブルに記憶された順番にて前記スイッチング制御信号、起動信号及び転送指令信号を前記フライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラに出力することにより、前記フライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラをタイミング制御することを特徴としている。これにより、回路構成の複雑化を抑止しつつ、計測精度の向上が可能なフライングキャパシタ式電圧検出装置を実現することができる。

[0012]

すなわち、この発明では、アナログスイッチ群のオンオフを指令する予めテーブルに記憶されたスイッチ操作イベントと、A/D変換器の起動を指令する予めテーブルに記憶されたA/D起動イベントと、デジタル変換された前記ブロック電圧を各電池ブロックに対応するメモリへの格納を指令する予めテーブルに記憶されたメモリ格納イベントからなる各イベント情報を、所定時間毎に読み出し、これらイベント情報に対応したポート処理ないしデータ変換処理を施すことにより、フライングキャパシタ式電圧検出回路のアナログスイッチ群のスイッチングパターンを生成しつつ、ブロック電圧の各電圧を順次計測する。これにより、複雑な条件分岐処理が簡素化できるとともに、演算処理装置の速度を向上することができるので、演算処理装置における遅延時間を短縮することができ、スイッチングパルス幅の変動およびA/D起動の遅れが抑止され、ばらつきの少ない電圧

検出を実現できる。

[0013]

更に具体的に説明すると、従来のフライングキャパシタ式電圧検出回路の制御では、それぞれ共通のクロックパルス(刻時パルス)に基づいて作られるタイミングパルスにより制御されるものの、それぞれがタイミング(時刻)を決定するタイミングカウンタをもち、おのおののタイミングカウンタがフライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラを個別に制御していた。このため、マルチプレクサ式フライングキャパシタ式電圧検出回路など、1つのモジュール電圧の処理時間が短い場合、マイコン処理が予定した時間内に終了できず、フライングキャパシタ式電圧検出回路、A/Dコンバータ及び電池コントローラのタイミングの同期関係が崩れる可能性があった。

$[0\ 0\ 1\ 4]$

これに対して、この発明によれば、フライングキャパシタ式電圧検出回路のスイッチングタイミングを規定するスイッチング制御信号、A/Dコンバータのスイッチングタイミングを規定する起動信号、及び、A/Dコンバータからマイコンの所定の格納領域への読み出し、読み込み(ポート開き)タイミングを規定する転送指令信号を、共通の時間軸(共通のタイミングカウンタ)により作動するタイミングテーブルに従って、生成する。

(0015)

これにより、マルチプレクサを用いて1つのモジュール電圧の処理に割り当て 可能な時間が非常に短くなったとしても、共通の時間軸上でスイッチング制御信 号、起動信号及び転送指令信号を順次生成するので、これらの各信号間の時間関 係を確実に確保することができ、信頼性に優れたモジュール電圧検出を実現する ことができる。

[0016]

好適な態様において、前記電池コントローラは、前記スイッチング制御信号の 生起タイミングが前記起動信号又は転送指令信号の生起タイミングと同一乃至重 複するタイミングにて前記タイミングテーブルに規定されている場合、前記フラ イングキャパシタ式電圧検出回路への前記スイッチング制御信号の出力をもっと も優先することを特徴としている。

$[0\ 0\ 1\ 7\]$

すなわち、スイッチ操作イベントは、A/D起動イベントとメモリ格納イベントのいずれかより優先して処理がなされるので、スイッチングパルス幅の変動がさらに抑制でき、さらにばらつきの少ない電圧検出を実現できる。

[0018]

つまり、フライングキャパシタ式電圧検出回路の動作を優先して行うので、A / D変換動作やデータ転送動作の遅延やふらつきなどにより遅れてしまってもC R 充電動作である電圧読み込み動作に対する割り当て時間が減ることはなく、電圧検出の精度ばらつきに影響するのを防止することができる。

[0019]

なお、A/D変換動作は、フライングキャパシタ式電圧検出回路の動作とオーバラップして行うことができるうえに、マルチプレクサ式のフライングキャパシタ式電圧検出回路に比較して格段に起動制御が簡単であるので、A/D変換動作が多少遅れても深刻な問題とはならないし、更にデータ転送動作については、A/D変換後のデータをメモリに転送する動作であることからデータ転送動作が多少遅れても電圧検出の精度ばらつきには影響を与えない。

[0020]

好適な態様において、前記タイミングテーブルは、前記A/Dコンバータの電 圧読み込みタイミングが、前記フライングキャパシタ式電圧検出回路のスイッチ ングタイミングや、前記電池コントローラのデータ格納のためのスイッチングタ イミングを含まないように、前記起動信号のタイミングを設定する。

$[0\ 0\ 2\ 1]$

すなわち、スイッチングのオンオフ処理とADコンバータ起動処理の2つの操作を同時に行わなくて済むため、ADコンバータの起動遅れを抑止することができる。これにより、出力アナログスイッチをオンに変化してからサンプリングするまでの期間を常に一定とすることができるため、コンデンサのもれ電流による各電池ブロック間の計測ばらつきを抑止することができる。また、A/D変換動作のアナログ入力電圧サンプルホールドに際してスイッチングノイズの混入を防止

することもできる。

[0022]

好適な態様において、前記タイミングテーブルは、それぞれ共通の時間軸上に 設定された前記スイッチング制御信号のタイミング指定のための小テーブルと、 前記起動信号及び転送指令信号のタイミング指定のための小テーブルとを有し、 前記電池コントローラは、前記スイッチング制御信号のための小テーブルを他の 小テーブルよりも短い時間間隔にて参照する。

[0023]

すなわち、この態様では、スイッチングパターンを生成するためのテーブル(スイッチ操作イベントを記憶したテーブル)は、A/D変換器を起動するためのテーブル(A/D起動イベントを記憶したテーブル)およびメモリに格納するためのテーブル(メモリ格納イベントを記憶したテーブル)よりも、頻繁に参照される。これにより、すべての信号のタイミング制御のためのビット数(データ量)を増大することなく、スイッチング制御信号をきめ細かな時間幅で生成することができるとともに、A/D変換器を起動するためのテーブル参照およびメモリに格納するためのテーブル参照の頻度を抑えることによりタイミング制御のための演算負荷を下げることができる。

[0024]

第二発明の組電池の電圧検出装置は、入力用のマルチプレクサと出力用の出力側サンプリングスイッチとを有するとともに、電圧読み込み動作と電圧読み出し動作とを時間順時に行って組み電池の多数の電池モジュールの電圧を検出するフライングキャパシタ式電圧検出回路、前記フライングキャパシタ式電圧検出回路のアナログ出力電圧をA/D変換するA/Dコンバータ、および、前記A/Dコンバータから前記デジタル電圧信号を読み込んで、前記電池モジュールごとに個別に割り当てられたデータ格納領域に格納する電池コントローラを備える組電池の電圧検出装置において、

前記電池コントローラは、前記各電池モジュールの電圧検出順序を規定する読み出し順序記憶テーブルを有し、前回に検出した前記各モジュール電圧の大きさに従って前記電池モジュールのナンバーを前記読み出し順序記憶テーブルに書き

込み、次回の各モジュール電圧の読み出しに際して、前記読み出し順序記憶テーブルの記憶順序に従って前記各モジュール電圧を読み出すように前記フライングキャパシタ式電圧検出回路の入力用マルチプレクサを制御することを特徴としている。

[0025]

この発明によれば、モジュール電圧を読み込むたびに変動するフライングキャパシタの電位変動が小さいので、フライングキャパシタ式電圧検出回路の電圧読み込み誤差や電圧読み出し誤差が小さくなるとともに、フライングキャパシタの充放電時の発熱も小さくなる。

[0026]

この発明は、特に、たとえば電流制限のためにマルチプレクサの入力側サンプリングスイッチと直列に抵抗素子が接続されている場合に特に好適である。

[0027]

この抵抗素子の抵抗値Rとフライングキャパシタの静電容量Cとはモジュール電圧読み込み時にCR充電回路を構成するために、モジュール電圧をフライングキャパシタに高精度に読み込むためにはこの回路の時定数 τ =CRと小さくする必要があり、フライングキャパシタの容量を小さくしたり、抵抗素子の抵抗値を小さくしたりする必要があるが、前者はKTCノイズの増大や寄生容量による電圧低下を招き、後者は短絡事故時の電流制限機能の低下を招く。

[0028]

本発明によれば、今回読み込まれたモジュール電圧にもっとも近いモジュール 電圧を次に読み込むようにしているので、フライングキャパシタの充放電負担が 小さく、読み込み誤差を低減することができる。

[0029]

なお、この発明では、モジュール電圧の大きい順に次回の各モジュール電圧の 読み出しを実施することが好適である。これは、フライングキャパシタの蓄電電 圧の読み出しにより、フライングキャパシタの蓄電電圧は少し小さくなるからで ある。なお、この発明においては、フライングキャパシタの蓄電電圧を読み出し た後、フライングキャパシタをクリア(リセット)しないのが必要である。その 上、このはつめいによれば、重要な情報である過充電の発生に関する情報を各モジュール電圧の読み出し期間の初期に知ることができるという利点もある。

[0030]

【発明を実施するための形態】

以下、本発明の組電池の電圧検出装置の好適な実施態様を説明する。

(実施例1)

(全体構成)

この組電池の電圧検出装置のブロック回路図を図1に示す。組電池1の各電池 モジュールの電位差(モジュール電圧)は、フライングキャパシタ式電圧検出回 路FCの入力側のマルチプレクサ2により順番に選択されて、フライングキャパ シタ3に読み込まれる。

[0031]

あるモジュール電圧がフライングキャパシタ3に読み込まれた後、マルチプレクサの各サンプリングスイッチ(入力側サンプリングスイッチ)はオフされてフライングキャパシタの電位は浮遊電位とされ、その後、フライングキャパシタ3の出力側サンプリングスイッチ4がオンされてフライングキャパシタ3の蓄電電圧が差動増幅回路5の一対の入力端間に印加される。

[0032]

差動増幅回路5は、入力された電圧をアナログ増幅してA/Dコンバータ6の入力側に出力する。

[0033]

A/Dコンバータ6は、入力された電圧をサンプルホールドし、このサンプルホールド電圧をA/D変換し、A/D変換して得たデジタル電圧信号をその出力ポートに保持する。A/Dコンバータ6の上記サンプルホールド、A/D変換、出力ポート上書きは、内蔵のタイミング形成回路に外部から入力されるA/Dコンバータ起動信号(以下、単に起動信号という)を起点として所定の順序、時間差のシーケンスにより実行される。

[0034]

7はマイコン構成の電池コントローラであって、マルチプレクサ2及び出力側

サンプリングスイッチ4にスイッチング制御信号を出力してそれらのスイッチングのタイミングを制御し、同じくA/Dコンバータ6に起動信号を出力してそのサンプルホールド動作や出力ポート上書き動作のタイミングを制御し、また、自己が生成した転送指令信号が指示するタイミングにてA/Dコンバータの出力ポートに保持されるデジタル電圧信号を自己のメモリのうちあらかじめ指定された対応する領域に取り込む。なお、デジタル電圧信号を自己のメモリのうちあらかじめ指定された対応する領域に取り込む過程では、電池コントローラが扱いやすいデータ形式に変換する物理値変換(LSB変換やゲインや位相の補正など)も行っている。以上、上記説明ではA/Dコンバータとマイコンを分けた構成としたが、もちろんA/Dコンバータを内蔵したマイコンを用いた構成であってもよい。

[0035]

(フライングキャパシタ式電圧検出回路FCの構成)

フライングキャパシタ式電圧検出回路 F C を図 2 に示す。ただし、図 2 中の符号は図 1 の符号とは無関係であるとする。

[0036]

組電池1は、7つの電池モジュール $VB1 \sim VB7$ を直列接続してなる。各電池モジュール $VB1 \sim VB7$ はそれぞれ等しい数の単電池を直列接続してなる。 R1~R8は電流制限抵抗素子であり、S1~S8は電流制限抵抗素子R1~R8と個別に直列接続されたサンプリングスイッチであり、マルチプレクサ2を構成している。

[0037]

(4 m (mは0又は正の整数) + 1) 番目のサンプリングスイッチS1、S5は、組電池1の(4 m (mは0又は正の整数) + 1) 番目の端子と第一のフライングキャパシタC1の独立端とを個別に接続している。フライングキャパシタC1、C2は等しい静電容量を有している。(4 m (mは0又は正の整数) + 3) 番目のサンプリングスイッチS3、S7は、組電池1の(4 m (mは0又は正の整数) + 3) 番目の端子と第二のフライングキャパシタC2の独立端とを個別に接続している。(2 m (mは0又は正の整数) すなわち偶数) 番目のサンプリン

グスイッチS2、S4、S6、S8は、組電池1の(2m(mは0又は正の整数) すなわち偶数) 番目の端子を、両フライングキャパシタC1、C2の接続端に個別に接続している。

[0038]

サンプリングスイッチS10~S12は出力側サンプリングスイッチである。サンプリングスイッチS10は、第一のフライングキャパシタC1の独立端を入力抵抗素子R12を通じて差動電圧検出回路3のオペアンプ31の第一の入力端子Xに接続し、サンプリングスイッチS12は、第二のフライングキャパシタC2の独立端を入力抵抗素子R12)を通じて差動電圧検出回路3のオペアンプ32の第一の入力端子X'に接続し、サンプリングスイッチS11は、両フライングキャパシタC1、C2の接続点を入力抵抗素子Re1、Re1'を通じてオペアンプ31、32の第二の入力端子Y、Y'に接続している。オペアンプ31、32はそれぞれアナログ差動増幅回路を構成し、それらの出力は図1に示すA/Dコンバータ6に相当する二つのA/DコンバータADC1、ADC2に送られる。

[0039]

(動作)

動作を説明すると、まずサンプリングスイッチS1、S2、S3をオンして、電池モジュールVB1の電圧をフライングキャパシタC1に、電池モジュールVB2の電圧をフライングキャパシタC2に読み込む。次に、サンプリングスイッチS1、S2、S3をオフし、サンプリングスイッチS10~S12を所定期間だけオンして、フライングキャパシタC1の電位差を差動電圧検出回路3に、フライングキャパシタC2の電位差を差動電圧検出回路3に読み込む。フライングキャパシタC1の蓄電電圧とフライングキャパシタC2の蓄電電圧とは時間順時に読み出してもよい。次に、サンプリングスイッチS3、S4、S5をオンして、電池モジュールVB3の電圧をフライングキャパシタC2に、電池モジュールVB4の電圧をフライングキャパシタC1に読み込む。以下、同様にスイッチング制御を行って、各電池モジュールの電圧をA/Dコンバータ6に読み出す。なお、上記ではフライングキャパシタを2つ用いたが、一つだけ用いてもよく、更

に多くを用いてもよい。

[0040]

(タイミング制御)

次に、この実施例の特徴をなすタイミング制御ルーチンを図3に示すフローチャートを参照して以下に説明する。なお、このタイミング制御ルーチンは、電池コントローラ7のタイミング制御部70に相当し、一定時間ごとになされる強制割り込みにより実行される。

[0041]

なお、このタイミング制御ルーチンは、図4に示すタイミングテーブルに記載された情報を定時に読み込む読み込み動作と、読み込んだ情報内容にしたがって図2に示す入力側サンプリングスイッチ及び出力側サンプリングスイッチのスイッチング制御、A/Dコンバータ6の起動、A/Dコンバータ6からの自己のメモリへのデータ転送動作(格納動作)を指令する指令動作とから主としてなる。

[0042]

図4に示すタイミングテーブルは、各割り込み時間(図4では時間と記載するが、その意味は実際には一定時間ごとに発生する各割り込み時点を意味している)ごとになすべき実施イベント(実施命令)を示すテーブルである。このタイミングテーブルは、組み電池のすべての電池モジュールからモジュール電圧を読み出して、それをメモリに格納するまでのスイッチング制御信号出力指令(スイッチ操作イベント)、起動信号出力指令(A/D起動イベント)及び転送指令信号出力指令(メモリ格納イベント)を記載している。

[0043]

各割り込み時点は、一つのクロックカウンタによりカウントされて進行するこのタイミングテーブルの縦軸(時間軸)上の時点として規定される。このクロックカウンタは、タイミングテーブルのすべての上記各割り込み時点をカウントした後、最終割り込み時点で読み出されたイベントの実行に十分な時間(この実施例では上記一定時間に等しい)だけ待機した後、リセットされてカウントを再開するサイクリックカウンタからなる。

(スイッチ操作イベントの読み出しとスイッチング制御信号の送信段階)

内蔵のクロックカウンタのカウント値が割り込み時点に達すると、図3の定時割り込みルーチンが起動され、まずタイミングテーブルからスイッチ操作イベントを読み出す動作を行い(S1)、スイッチ操作イベントがあったかどうかを判定し(S2)、なければステップS4にジャンプする。スイッチ操作イベントがあれば、読み込んだスイッチ操作イベントに相当するスイッチングパターンをスイッチング制御信号としてフライングキャパシタ式電圧検出回路に出力してステップS4に進む(S3)。

(A/D起動イベントの読み出しと起動信号の送信段階)

次に、タイミングテーブルからA/D起動イベントを読み出す動作を行い(S4)、A/D起動イベントがあったかどうかを判定し(S5)、なければステップS7にジャンプする。A/D起動イベントがあれば、読み込んだA/D起動イベントに相当する起動信号をA/Dコンバータ6に出力してステップS7に進む(S6)。

(メモリ格納イベントの読み出しと転送指令信号の送信段階)

次に、タイミングテーブルからメモリ格納イベントを読み出す動作を行い(S 7)、メモリ格納イベントがあったかどうかを判定し(S 8)、なければルーチンを終了する。メモリ格納イベントがあれば、読み込んだメモリ格納イベントに相当するデータ転送動作を行ってA/Dコンバータ6の出力ポートが保持するデジタル電圧信号をマイコンに読み込んで読み込んだ電圧の補正などを行い(S 9)、それを指定されたメモリ領域に格納する(S 1 0)。なお、上記電圧補正などは、他のタイミングにて実施してもよい。

[0044]

上記各割り込み時点にてそれぞれ図3のフローチャートを実施することにより、図3のタイミングテーブルの各操作イベントが順次実行されて各モジュール電圧の処理が完了する。図3のタイミングテーブルを時間表示したタイミングチャートを図5に示す。

[0045]

(実施例効果)

まず、この実施例では、図3に示すように、ルーチン(定時のタイミングテー

ブル読み込みとそれに基づくタイミング信号の出力を行うルーチン)において、スイッチング制御信号の送出を起動信号や転送指令信号の送出に先立って行っている。これにより、A/D変換やデータ転送の前に実施すべきフライングキャパシタ式電圧検出の遅延を防止して、この遅延がその後に実施されるA/D変換やデータ転送動作に影響するのを回避することができる。また、スイッチングパルス幅の変動を抑止することができ、コンデンサへの充電時間を正確に確保することができる。

[0046]

すなわち、同一の割り込み時点にて、タイミングテーブルにスイッチ操作イベントとともにA/D起動イベント又はメモリ格納イベントがある場合、スイッチ操作イベントを

最優先処理する。

[0047]

また、図4、図5に示すように、ADコンバータの起動はフライングキャパシタ式電圧検出回路の入力側サンプリングスイッチや出力側サンプリングスイッチへのスイッチング制御信号が変化していない期間に行っている。これにより、ADコンバータの起動遅れを抑止することができ、出力アナログスイッチが変化してから常に一定時刻経過後にサンプリングすることができるので、スイッチング制御信号の重畳などによる計測電圧の誤差やばらつきを抑止することができる。

[0048]

更に、タイミングテーブルは、それぞれ共通の時間軸上に設定された前記スイッチング制御信号のタイミング指定のための小テーブル(スイッチ操作イベントテーブル)と、前記起動信号及び転送指令信号のタイミング指定のための小テーブル(A/D起動イベントテーブル及びメモリ格納イベントテーブル)とを有し、前記電池コントローラは、前記スイッチング制御信号のための小テーブルを他の小テーブルよりも短い時間間隔にて(頻繁に)参照する。テーブル参照処理を簡素化することができる。

(実施例2)

他の実施例を図6に示すフローチャートを参照して以下に説明する。

[0049]

この実施例は、簡単に言えば、前回読み出した各モジュール電圧の大きさの順に次回のモジュール電圧読み出し順序を決定するものである。ただし、この実施例では、説明を簡単化するためにひとつのフライングキャパシタを用いるものとする。もちろん、図2に示すように、複数のフライングキャパシタを用いることも可能であるが、この場合には、各フライングキャパシタごとにモジュール電圧をグループ化し、各グループそれぞれにおいて、モジュール電圧の大きさの順に各電池モジュールの番号を順番にテーブルに記憶し、このテーブルに基づいて次回の読み出しを実行すればよい。

[0050]

まず、すべてのモジュール電圧の読み出しが終了したかどうかを判定して(S 200)、終了していなければメインルーチンに復帰し、終了していれば検出したモジュール電圧の大きさの順となるように、各電池モジュールのナンバーを次回読み出すべき順番に並べてそれを読み出し順序記憶テーブルに記憶し(S 202)、このテーブルが記憶する順序に図4のタイミングテーブルのスイッチ操作イベントとメモリ格納イベントとを並べ替える(S 2 0 4)。

[0051]

これにより、フライングキャパシタは各回の読み込みにおいて、ほとんど同じ電圧(少し小さくなる)を読み込むことになり、フライングキャパシタの充放電電流を低減することができ、CR時定数に依存する読み込み精度の低下も減らすことができる。

[0052]

なお、この実施例のように、図3に示すタイミングテーブルを書き換える場合には、タイミングテーブルはRAMに格納されるが、実施例1のように書き換えが不要である場合にはPROM又はROMに記憶させればよい。

【図面の簡単な説明】

- 【図1】実施例1の組電池の電圧検出装置のブロック回路図である。
- 【図2】図1のフライングキャパシタ式電圧検出回路の一例を示す回路図である。

- 【図3】図1の組電池の電圧検出装置の動作を示すフローチャートである。
- 【図4】図3のフローチャートにおいて参照するタイミングテーブルである。
- 【図5】図4に示すタイミングテーブルを図示するタイミングチャートである

【図6】実施例2の組電池の電圧検出装置の電池モジュール読み出し順序を指定動作を示すフローチャートである。


【符号の説明】

(図1において)


- 1 組電池
- 2 マルチプレクサ
- 3 フライングキャパシタ
- 4 出力側サンプリングスイッチ
- 5 差動増幅回路
- 6 A/Dコンバータ
- 7 電池コントローラ

【書類名】 図面


【図1】



【図2】



【図3】







【図4】

メモニ技術イベント	い、これのア	何もしない	何もしない	何もしない	何もしない	何もしない	同もしない	A/D値を "V1" と "V2" にストア	何もしない	何もしない	何もしない	何もしない	何もしない	何もしない	A/D値を"V3"と"V4"にストア	何もしない	何もしない	同もしない	何もしない	何もしない	何もしない	A/D値を"V5"と"V6"にストア	•	李田正代 田田 4 H E B E B E B E B E B E B E B E B E B E	物理値を接続年、イモン記憶して	٦.	メモリ1(V1) メモリ5(V5)	メモリ2(V2) メモリ6(V6)	メモリ3(V3) メモリ7(V7)	メモリ4(V4)
これを	A人D哲関4ヘント	何もしない	何もしない	何もしない	向もつない	何もしない	A/D1&A/D2を起動	何もしない	向もしない	何もしない	何もしない	何もしない	何もしない	A/D1&A/D2を起動	何もしない	何もしない	何もしない	何もしない	何もしない	何もしない	A/D1&A/D2を起動	何もしない		日本はなります。	ADC范则伦理		•	L&ーハンEU/A		A/Dコンバータ2
割込割込って、土壌をイズ・ループ	イイシナ歌作イヘント	S1&S2&S3をON	向もつない	何もしない	S1&S2&S3をOFF	S10&S11&S12をON	何もしない	S10&S11&S12をOFF	S3&S4&S5をON	何もしない	何もしない	S3&S4&S5≵OFF	S10&S11&S12≹ON	何もしない	S10&S11&S12套0FF	S5&SW6 &S7をON	何もしない	何もしない	S5&S6&S7をOFF	S10&S11&S12≹ON	何もしない	S10&S11&S12をOFF	-	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	C 田 C					
	重	0	-	2	က	4	2	9	7	ω	6	9	=	12	13	14	15	16	17	<u>@</u>	19	20					-	名圖光)	





【図6】



【書類名】要約書

【要約】

【課題】回路構成の複雑化を抑止しつつ、計測精度の向上が可能なフライングキャパシタ式電圧検出装置を提供することを提供すること。

【解決手段】入力側サンプリングスイッチとしてのマルチプレクサ2をもつフライングキャパシタ式電圧検出回路FCは、組電池1の各電池モジュールの電圧(モジュール電圧)を時間順次にフライングキャパシタ3に読み込み、出力側サンプリングスイッチ4はフライングキャパシタ3に読み込まれた各モジュール電圧を差動増幅回路5に出力し、A/Dコンバータ6はそれをA/D変換して電池コントローラ7に出力し、A/Dコンバータ6は受け取ったデジタル電圧信号を該当するメモリ領域に格納する。

電池コントローラ7は、マルチプレクサ2、出力側サンプリングスイッチ4、A/Dコンバータ6及び自己のメモリ格納動作を同期させるために、共通のクロックカウンタ乃至共通のクロックカウンタを分周したクロックカウンタにより進行するタイミングテーブルを一定時間ごとに読み出して、読み出した記載内容を実行する。このタイミングテーブルには、すべてのモジュール電圧を検出処理するのに必要なフライングキャパシタ式電圧検出回路FCのスイッチング制御タイミング、A/Dコンバータ6の起動タイミング、A/Dコンバータ6の出力データのメモリ格納タイミングが記載されており、従って、このタイミングテーブルの実行のみにより、フライングキャパシタ式電圧検出回路FC、A/Dコンバータ6、マイコンのメモリ書き込み動作間の時間ずれは生じない。また、このタイミングテーブルの書き換えにより、好適な順序に電池モジュール読み出し順序を変更することができる。

【選択図】図1

特願2003-041354

出願人履歴情報

識別番号

[000004260]

1. 変更年月日 [変更理由] 住 所 氏 名 1996年10月 8日 名称変更 愛知県刈谷市昭和町1丁目1番地 株式会社デンソー